描述　　

74hc595是硅結(jié)構(gòu)的cmos器件， 兼容低電壓ttl電路，遵守jedec標(biāo)準(zhǔn)。 74hc595是具有8位移位寄存器和一個(gè)存儲(chǔ)器，三態(tài)輸出功能。 移位寄存器和存儲(chǔ)器是分別的時(shí)鐘。 數(shù)據(jù)在shcp的上升沿輸入，在stcp的上升沿進(jìn)入的存儲(chǔ)寄存器中去。如果兩個(gè)時(shí)鐘連在一起，則移位寄存器總是比存儲(chǔ)寄存器早一個(gè)脈沖。 移位寄存器有一個(gè)串行移位輸入（ds），和一個(gè)串行輸出（q7’）,和一個(gè)異步的低電平復(fù)位，存儲(chǔ)寄存器有一個(gè)并行8位的，具備三態(tài)的總線輸出，當(dāng)使能oe時(shí)（為低電平），存儲(chǔ)寄存器的數(shù)據(jù)輸出到總線。

　　8位串行輸入/輸出或者并行輸出移位寄存器，具有高阻關(guān)斷狀態(tài)。三態(tài)。

特點(diǎn)

　　8位串行輸入 /8位串行或并行輸出 存儲(chǔ)狀態(tài)寄存器，三種狀態(tài)

　　輸出寄存器可以直接清除 100mhz的移位頻率

輸出能力

　　并行輸出，總線驅(qū)動(dòng)； 串行輸出；標(biāo)準(zhǔn)中等規(guī)模集成電路

　　595移位寄存器有一個(gè)串行移位輸入（ds），和一個(gè)串行輸出（q7’）,和一個(gè)異步的低電平復(fù)位，存儲(chǔ)寄存器有一個(gè)并行8位的，具備三態(tài)的總線輸出，當(dāng)使能oe時(shí)（為低電平），存儲(chǔ)寄存器的數(shù)據(jù)輸出到總線。

參考數(shù)據(jù)

　　cpd決定動(dòng)態(tài)的能耗，

　　pd＝cpd×vcc×f1+∑(cl×vcc2×f0)

　　f1＝輸入頻率，cl＝輸出電容 f0＝輸出頻率（mhz） vcc=電源電壓

引腳說明

　　符號(hào) 引腳 描述

　　q0…q7 15， 1， 7 并行數(shù)據(jù)輸出

　　gnd 8 地

　　q7’ 9 串行數(shù)據(jù)輸出

　　mr 10 主復(fù)位（低電平）

　　shcp 11 移位寄存器時(shí)鐘輸入

　　stcp 12 存儲(chǔ)寄存器時(shí)鐘輸入

　　oe 13 輸出有效（低電平）

　　ds 14 串行數(shù)據(jù)輸入

　　vcc 16 電源

功能表

　　輸入 輸出 功能

　　shcp stcp oe mr ds q7’ qn

　　× × l ↓ × l nc mr為低電平時(shí)僅僅影響移位寄存器

　　× ↑ l l × l l 空移位寄存器到輸出寄存器

　　× × h l × l z 清空移位寄存器，并行輸出為高阻狀態(tài)

　　↑ × l h h q6 nc 邏輯高電平移入移位寄存器狀態(tài)0，包含所有的移位寄存器狀態(tài) 移入，例如，以前的狀態(tài)6（內(nèi)部q6”）出現(xiàn)在串行輸出位。

　　× ↑ l h × nc qn’ 移位寄存器的內(nèi)容到達(dá)保持寄存器并從并口輸出

　　↑ ↑ l h × q6’ qn’ 移位寄存器內(nèi)容移入，先前的移位寄存器的內(nèi)容到達(dá)保持寄存器并出。