- 您現在的位置：買賣IC網 > PDF目錄371047 > MC68HC705X4DW (MOTOROLA INC) HCMOS Microcontroller Unit PDF資料下載
參數資料
| 型號： | MC68HC705X4DW |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | HCMOS Microcontroller Unit |
| 中文描述： | 8-BIT, OTPROM, 2.2 MHz, MICROCONTROLLER, PDSO28 |
| 封裝： | SOIC-28 |
| 文件頁數： | 48/156頁 |
| 文件大小： | 926K |
| 代理商： | MC68HC705X4DW |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁
Resets, Interrupts and Low Power Modes
MC68HC05X4
48
Resets, Interrupts and Low Power Modes
For More Information On This Product,
Go to: www.freescale.com
MOTOROLA
Power-on reset
A power-on reset occurs when a positive transition is detected on VDD.
The power-on reset function is strictly for power turn-on conditions and
should not be used to detect drops in the power supply voltage. The
power-on circuitry provides a stabilisation delay (t
PORL
) from when the
oscillator becomes active. If the external RESET pin is low at the end of
this delay then the processor remains in the reset state until RESET
goes high. The user must ensure that the voltage on VDD has risen to a
point where the MCU can operate properly by the time t
PORL
has elapsed.
If there is doubt, the external RESET pin should remain low until the
voltage on VDD has reached the specified minimum operating voltage.
This may be accomplished by connecting an external RC-circuit to this
pin to generate a power-on reset (POR). In this case, the time constant
must be great enough (at least 100 ms) to allow the oscillator circuit to
stabilise.
Figure 1. Power-on reset and RESET
V
DD
RESET
1FFF
1FFE
1FFE
1FFE
New
PC
7FFF
7FFE
7FFE
7FFE
OSC1
New
PC
Internal
address bus
Internal
processor clock
7FFE
Op
code
New
PCL
New
PCH
t
VDDR
Op
code
New
PCL
New
PCH
Internal
data bus
t
OXOV
t
CYC
t
PORL
1FFE
Program
execution
begins
Program
execution
begins
t
RL
(or t
DOGL
)
(Internal power-on reset)
(External hardware reset)
V
DD
threshold (1-2V typical)
Reset sequence
Reset sequence
2-resets
F
Freescale Semiconductor, Inc.
n
.
發布緊急采購，3分鐘左右您將得到回復。