- 您現在的位置：買賣IC網 > PDF目錄363908 > W981208AH (WINBOND ELECTRONICS CORP) 4M x 8 bit x 4 Banks SDRAM PDF資料下載
參數資料
| 型號： | W981208AH |
| 廠商： | WINBOND ELECTRONICS CORP |
| 英文描述： | 4M x 8 bit x 4 Banks SDRAM |
| 中文描述： | 4米× 8位× 4個銀行內存 |
| 文件頁數： | 8/44頁 |
| 文件大?。?/td> | 2177K |
| 代理商： | W981208AH |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
W981208AH
4M x 8 bit x 4 Banks SDRAM
Revision 1.0 Publication Release Date: March, 1999
- 8 -
NOTES:
1.
Operation exceeds "ABSOLUTE MAXIMUM RATING" may cause permanent damage to the devices.
2.
All voltages are referenced to V
SS
3.
These parameters depend on the cycle rate and listed values are measured at a cycle rate with the minimum values of
tCK and tRC.
4.
These parameters depend on the output loading conditions. Specified values are obtained with output open.
5.
Power up sequence is further described in the "Functional Description" section.
6.
AC TESTING CONDITIONS
Output Reference Level
Output Load
Input Signal Levels
Transition Time (Rise and Fall) of Input Signal
Input Reference Level
1.4V/1.4V
See diagram B below
2.4V/0.4V
2ns
1.4V
50 ohms
1.4 V
AC TEST LOAD (B)
Z = 50 ohms
output
AC TEST LOAD (A)
1.2K
0.87K
output
3.3 V
50pF
50pF
7.
Transition times are measured between V
IH
and V
IL
.
8.
t
HZ
defines the time at which the outputs achieve the open circuit condition and is not referenced to output level.
相關PDF資料 |
PDF描述 |
|---|---|
| W981208BH | 4M x 4 BANKS x 8 BIT SDRAM |
| W981208AH-75 | x8 SDRAM |
| W981208AH-8H | x8 SDRAM |
| W981208BH-7 | x8 SDRAM |
| W981208BH-75 | x8 SDRAM |
相關代理商/技術參數 |
參數描述 |
|---|---|
| W981208AH-75 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:x8 SDRAM |
| W981208AH-8H | 制造商:WINBOND 制造商全稱:Winbond 功能描述:x8 SDRAM |
| W981208BH | 制造商:WINBOND 制造商全稱:Winbond 功能描述:4M x 4 BANKS x 8 BIT SDRAM |
| W981208BH-7 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:x8 SDRAM |
| W981208BH-75 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:x8 SDRAM |
發布緊急采購，3分鐘左右您將得到回復。