- 您現在的位置：買賣IC網 > PDF目錄373967 > AD9786BSVRL (ANALOG DEVICES INC) 16-Bit, 200 MSPS/500 MSPS TxDAC+ with 2】/4】/8】 Interpolation and Signal Processing PDF資料下載
參數資料
| 型號： | AD9786BSVRL |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | DAC |
| 英文描述： | 16-Bit, 200 MSPS/500 MSPS TxDAC+ with 2】/4】/8】 Interpolation and Signal Processing |
| 中文描述： | PARALLEL, WORD INPUT LOADING, 16-BIT DAC, PQFP80 |
| 封裝： | PLASTIC, MS-026-ADD, TQFP-80 |
| 文件頁數： | 29/60頁 |
| 文件大小： | 1497K |
| 代理商： | AD9786BSVRL |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
AD9786
AD9786 Low Setup/Hold Mode (DATACLK input, data
recovery off)
Rev. 0 | Page 29 of 60
Some applications may require that digital input data be
synchronized with the DATACLK input, rather than DACCLK.
For these applications, the AD9786 can be programmed for Low
Setup/Hold Mode by entering the values in Table 26 into the
SPI registers. With data recovery off and the MODSYNC bit set
to logic 1, the AD9786 will latch data in on the rising or falling
edge of DATACLK input, depending on the state of DCLKPOL.
The timing is similar to the slave mode with data recovery on.
There is still a required timing relationship between DACCLK
and DATACLK in, as shown in Figure 51 and Figure 52. As
these show, the digital input data is latched in on the
DATACLK edge, rather than DACCLK. One advantage of this
mode is that the setup and hold numbers for the input data with
respect to DATACLK are much smaller than the similar specs in
the slave/clock recovery mode.
Note that in this mode, the DATAADJ bits have no effect.
0
t
HT
= 0.0ns MIN
t
S
= –1.1ns MIN
t
H
= 2.8ns MIN
DACCLK
IN
DATACLK
IN
DATA
t
ST
= 3.0ns MIN
Figure 51. Low Setup and Hold Mode Timing, 2× Interpolation, DCLKPOL = 0
0
DACCLK
IN
DATACLK
IN
DATA
t
S
= –1.8ns MIN
t
H
= 3.1ns MIN
t
HT
= 1.0ns MIN
t
ST
= 2.0ns MIN
Figure 52. Low Setup and Hold Mode Timing, 2× Interpolation, DCLKPOL = 1
相關PDF資料 |
PDF描述 |
|---|---|
| AD9801 | CCD Signal Processor For Electronic Cameras(用于電子照相機的CCD信號處理器) |
| AD9802JST | Silver Mica Capacitor; Capacitance:10pF; Capacitance Tolerance: 5%; Series:CD17; Voltage Rating:500VDC; Capacitor Dielectric Material:Mica; Termination:Radial Leaded; Lead Pitch:5.9mm; Leaded Process Compatible:Yes RoHS Compliant: Yes |
| AD9802 | .50" x 50 Black/Clear 240 Industrial Label Supply RoHS Compliant: NA |
| AD9803 | CCD And Video Signal Processor For Electronic Cameras(電子照相機的CCD信號和視頻信號處理器) |
| AD9805 | Complete 12-Bit/10-Bit 6 MSPS CCD/CIS Signal Processors |
相關代理商/技術參數 |
參數描述 |
|---|---|
| AD9786BSVZ | 功能描述:IC DAC 16BIT INTERPOL/SP 80TQFP RoHS:是 類別:集成電路 (IC) >> 數據采集 - 數模轉換器 系列:TxDAC+® 標準包裝:1 系列:- 設置時間:4.5µs 位數:12 數據接口:串行，SPI? 轉換器數目:1 電壓電源:單電源 功率耗散（最大）:- 工作溫度:-40°C ~ 125°C 安裝類型:表面貼裝 封裝/外殼:8-SOIC（0.154"，3.90mm 寬） 供應商設備封裝:8-SOICN 包裝:剪切帶 (CT) 輸出數目和類型:1 電壓，單極；1 電壓，雙極 采樣率（每秒）:* 其它名稱:MCP4921T-E/SNCTMCP4921T-E/SNRCTMCP4921T-E/SNRCT-ND |
| AD9786BSVZRL | 功能描述:IC DAC 16BIT INTERPOL/SP 80TQFP RoHS:是 類別:集成電路 (IC) >> 數據采集 - 數模轉換器 系列:TxDAC+® 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1,000 系列:- 設置時間:1µs 位數:8 數據接口:串行 轉換器數目:8 電壓電源:雙 ± 功率耗散（最大）:941mW 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:24-SOIC W 包裝:帶卷 (TR) 輸出數目和類型:8 電壓，單極 采樣率（每秒）:* |
| AD9786-EB | 制造商:Rochester Electronics LLC 功能描述:EVAL BOARD FOR AD9786 - Bulk |
| AD9786-EBZ | 功能描述:BOARD EVALUATION FOR AD9786 RoHS:是 類別:編程器，開發系統 >> 評估板 - 數模轉換器 (DAC) 系列:TxDAC+® 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1 系列:- DAC 的數量:4 位數:12 采樣率（每秒）:- 數據接口:串行，SPI? 設置時間:3µs DAC 型:電流/電壓 工作溫度:-40°C ~ 85°C 已供物品:板 已用 IC / 零件:MAX5581 |
| AD9786XSV | 制造商:Analog Devices 功能描述:- Bulk |
發布緊急采購，3分鐘左右您將得到回復。