- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄363903 > W83C553F (WINBOND ELECTRONICS CORP) SYSTEM I/O CONTROLLER WITH PCI ARBITER PDF資料下載
參數(shù)資料
| 型號： | W83C553F |
| 廠商： | WINBOND ELECTRONICS CORP |
| 元件分類： | 總線控制器 |
| 英文描述： | SYSTEM I/O CONTROLLER WITH PCI ARBITER |
| 中文描述： | ISA BUS CONTROLLER, PQFP208 |
| 封裝： | 28 X 28 MM, PLASTIC, QFP-208 |
| 文件頁數(shù)： | 61/159頁 |
| 文件大小： | 3984K |
| 代理商： | W83C553F |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁當前第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
W83C553F
4.1.2
Electrical Specifications
WINBOND SYSTEMS LABORATORY
58
Function 0 Control Registers
PCI Control Register (default = 20h)
Type:
Read/Write
Bit Description
:
Bit 7:
Reserved. This read only bit is set to "0".
Bit 6:
Reserved.
Bit 5:
IAE. Interrupt Acknowledge Enable. Setting this bit allows the W83C553F chip to respond to
the interrupt acknowledge command. This bit is active after reset.
Bit 4:
Reserved. This read only bit is set to "0".
Bit 3:
ESDP. Early Subtractive Decoding Point. Setting this bit will move the subtractive decoding
point one PCI clock earlier from "slow" to "medium" timing.
Bit 2:
PWE. Post Write Enable. Setting this bit will allow PCI memory write cycles to the ISA bus to
be posted.
Bit 1:
RETRYE. Retry Enable. When this bit is set to "1", PCI slave cycles are retried when the
internal bus is busy. When this bit is reset to "0" and the internal bus is busy, a PCI slave cycle
will be held in wait states until the bus becomes idle and the access completes. The default
state of this bit after a hardware reset is "0".
Bit 0:
PCI NMI Enable. When set, PCI error status bits in the Status Register (except SSE) will
generate an NMI. Defaults to "0".
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| W83L177R | 100MHZ 2-DIMM SDRAM BUFFER FOR NOTEBOOK |
| W83L518D | Integrated Media Reader |
| W83L784AR | WINBOND H/W MONITORING IC |
| W83L784 | Monitoring IC |
| W83L784R | Monitoring IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| W83C553FG | 制造商:Winbond Electronics Corp 功能描述: |
| W83C553F-G | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:W83C553F-G Highly Integrated System I/O Controller for Power PCTM (South Bridge) QFP 208 |
| W83C553FY-G | 制造商:Nuvoton Technology Corp 功能描述:I/O Controller Phase Controller 208-Pin PQFP 制造商:Winbond Electronics 功能描述:I/O CONTROLLER 制造商:Nuvoton Technology 功能描述:I/O Controller Phase Controller 208-Pin PQFP |
| W83C554F | 制造商:WINBOND 制造商全稱:Winbond 功能描述:SYSTEM I/O CONTROLLER WITH PCI ARBITER & UltraDMA/33 IDE Controller |
| W83C554FY | 制造商:Nuvoton Technology Corp 功能描述:I/O Controller Phase Controller 制造商:Nuvoton Technology 功能描述:I/O Controller Phase Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。