- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄363908 > W963L6ABN80E (WINBOND ELECTRONICS CORP) GT 3C 3#4 PIN PLUG PDF資料下載
參數(shù)資料
| 型號： | W963L6ABN80E |
| 廠商： | WINBOND ELECTRONICS CORP |
| 元件分類： | SRAM |
| 英文描述： | GT 3C 3#4 PIN PLUG |
| 中文描述： | 512K X 16 PSEUDO STATIC RAM, 75 ns, PBGA48 |
| 封裝： | 8 X 10 MM, 0.75 MM PITCH, TFBGA-48 |
| 文件頁數(shù)： | 26/30頁 |
| 文件大小： | 1028K |
| 代理商： | W963L6ABN80E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當前第26頁第27頁第28頁第29頁第30頁
W963L6ABN
Timing Waveforms, Continued
Power-up Timing #2
CE2
V
DD
V
DD
min
t
C2HL
CE1
t
C2LP
0V
t
CSP
t
CHH
t
C2HL
t
CHS
Note:
The t
C2HL
specifies from CE2 low to High transition after V
DD
reaches specified minimum level.
CE1
must be brought to High prior to or together with CE2 Low to High transition.
Standby Entry Timing after Read or Write
CE1
OE
WE
Active (Read)
Standby
t
CHOX
Active (Write)
Standby
t
CHWX
Note:
Both t
CHOX
and t
CHWX
define the earliest entry timing for Standby mode. If either of timing is not satisfied, it takes t
RC
(min)
period from either last address transition of A0, A1 and A2, or
CE1
Low to High transition.
- 26 -
相關PDF資料 |
PDF描述 |
|---|---|
| W963L6ABN80I | GT 3C 3#4 PIN PLUG |
| W971632AF | 256K x 32 bit x 2 Banks SGRAM(256K x 32位 x 2組同步圖形RAM) |
| W981208AH | 4M x 8 bit x 4 Banks SDRAM |
| W981208BH | 4M x 4 BANKS x 8 BIT SDRAM |
| W981208AH-75 | x8 SDRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| W963L6ABN80I | 制造商:WINBOND 制造商全稱:Winbond 功能描述:512K WORD X 16 BIT LOW POWER PSEUDO SRAM |
| W964B6BBN | 制造商:WINBOND 制造商全稱:Winbond 功能描述:1M WORD X 16BIT LOW POWER PSEUDO SRAM |
| W964B6BBN70 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:1M WORD X 16BIT LOW POWER PSEUDO SRAM |
| W964B6BBN70E | 制造商:WINBOND 制造商全稱:Winbond 功能描述:1M WORD X 16BIT LOW POWER PSEUDO SRAM |
| W964B6BBN70O | 制造商:WINBOND 制造商全稱:Winbond 功能描述:1M WORD X 16BIT LOW POWER PSEUDO SRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。