
The Western Design Center, Inc.
W65C816S Data Sheet
The Western Design Center
W65C816S
35
Table 6-4 OpCode Matrix
M
S
D
LSD
M
S
D
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
0
BRK s
7,2
BPL r
2,2
JSR a
6,3
BMI r
2,2
RTI s
7,1
BVC r
2,2
RTS s
6,1
BVS r
2,2
BRA r
2,2
!
BCC r
2,2
LDY #
2,2
BCS r
2,2
CPY #
2,2
BNE r
2,2
CPX #
2,2
BEQ r
2,2
ORA(d,x)
6,2
ORA(d),y
5,2
AND(d,x)
6,2
AND(d),y
5,2
EOR(d,x)
6,2
EOR (d),y
5,2
ADC(d,x)
6,2
ADC(d),y
5,2
STA(d,x)
6,2
STA(d),y
6,2
LDA (d,x)
6,2
LDA (d),y
5,2
CMP (d,x)
6,2
CMP (d),y
5,2
SBC (d,x)
6,2
SBC (d),y
5,2
COP s
7,2
*
ORA(d)
5,2
!
JSL al
8,4 *
AND(d)
5,2
!
WDM
2,2 *
EOR (d)
5,2
!
PER s
6,3 *
ADC(d)
5,2
!
BRL rl
3,3 *
STA (d)
5,2
!
LDX #
2,2
LDA (d)
5,2
!
REP #
3,2 *
CMP (d)
5,2
!
SEP #
3,2 *
SBC (d)
5,2
!
ORA d,s
4,2 *
ORA(d,s),y
7,2 *
AND d,s
4,2 *
AND(d,s),y
7,2 *
EOR d,s
4,2 *
EOR(d,s),y
7,2 *
ADC d,s
4,2 *
ADC(d,s),y
7,2 *
STA d,s
4,2 *
STA(d,s),y
7,2 *
LDA d,s
4,2 *
LDA(d,s),y
7,2 *
CMP d,s
4,2 *
CMP(d,s),y
7,2 *
SBC d,s
4,2 *
SBC(d,s),y
7,2 *
TBS d
5,2
!
TRB d
5,2
!
BIT d
3,2
BIT d,x
4,2
!
MVP xyc
7,3 *
MVN xyc
7,3 *
STZ d
3,2
!
STZ d,x
4,2
!
STY d
3,2
STY d,x
4,2
LDY d
3,2
LDY d,x
4,2
CPY d
3,2
PEI s
6,2 *
CPX d
3,2
PEA s
5,3 *
ORA d
3,2
ORA d,x
4,2
AND d
3,2
AND d,x
4,2
EOR d
3,2
EOR d,x
4,2
ADC d
3,2
ADC d,x
4,2
STA d
3,2
STA d,x
4,2
LDA d
3,2
LDA d,x
4,2
CMP d
3,2
CMP d,x
4,2
SBC d
3,2
SBC d,x
4,2
ASL d
5,2 *
ASL d,x
6,2 *
ROL d
5,2 *
ROL d,x
6,2 *
LSR d
5,2 *
LSR d,x
6,2 *
ROR d
5,2 *
ROR d,x
6,2 *
STX d
3,2 *
STX d,y
4,2 *
LDX d
3,2 *
LDX d,y
4,2 *
DEC d
5,2 *
DEC d,x
6,2 *
INC d
5,2 *
INC d,x
6,2 *
ORA [d]
6,2
ORA[d],y
6,2
AND [d]
6,2
AND[d],y
6,2
EOR [d]
6,2
EOR[d].y
6,2
ADC[d]
6,2
ADC[d],y
6,2
STA[d]
6,2
STA[d],y
6,2
LDA [d]
6,2
LDA[d],y
6,2
CMP [d]
6,2
CMP[d],y
6,2
SBC [d]
6,2
SBC[d],y
6,2
PHP s
3,1
CLC i
2,1
PLP s
4,1
SEC i
2,1
PHA s
3,1
CLI i
2,1
PLA s
4,1
SEI i
2,1
DEY i
2,1
TYA i
2,1
TAY i
2,1
CLV i
2,1
INY i
2,1
CLD i
2,1
INX i
2,1
SED i
2,1
ORA#
2,2
ORA a,y
4,3
AND#
2,2
AND a,y
4,3
EOR #
2,2
EOR a,y
4,3
ADC#
2,2
ADC a,y
4,3
BIT #
2,2
!
STA a,y
5,3
LDA#
2,2
LDA a,y
4,3
CMP #
2,2
CMP a,y
4,3
SBC #
2,2
SBC a,y
4,3
ASL A
2,1
INC A
2,1
!
ROL A
2,1
DEC A
2,1
!
LSR A
2,1
PHY s
3,1
!
ROR A
2,1
PLY s
4,1
TXA i
2,1
TXS i
2,1
TAX i
2,1
TSX i
2,1
DEX i
2,1
PHX s
3,1
!
NOP i
2,1
PLX s
4,1
!
PHD s
4,1 *
TCS i
2,1 *
PLD s
5,1 *
TSC i
2,1 *
PHK s
3,1 *
TCD i
2,1 *
RTL s
6,1 *
TDC i
2,1 *
PHB s
3,1 *
TXY i
2,1 *
PLB s
4,1 *
TYX i
2,1 *
WAI i
3,1
!
STP i
3,1
!
XBA i
3,1 *
XCE i
2,1 *
TSB a
6,3
!
TRB a
6,3
!
BIT a
4,3
BIT a,x
4,3
!
JMP a
3,3
JMP al
4,4 *
JMP (a)
5,3
JMP(a,x)
6,3
!
STY a
4,3
STZ a
3,4
!
LDY a
4,3
LDY a,x
4,3
CPY a
4,3
JML (a)
6,3 *
CPX a
4,3
JSR (a,x)
6,3 *
ORA a
4,3
ORA a,x
4,3
AND a
4,3
AND a,x
4,3
EOR a
4,3
EOR a,x
4,3
ADC a
4,3
ADC a,x
4,3
STA a
4,3
STA a,x
5,3
LDA a
4,3
LDA a,x
4,3
CMP a
4,3
CMP a,x
4,3
SBC a
4,3
SBC a,x
4,3
ASL a
6,3
ASL a,x
7,3
ROL a
6,3
ROL a,x
7,3
LSR a
6,3
LSR a,x
7,3
ROR a
6,3
ROR a,x
7,3
STX a
4,3
STZ a,x
5,3
!
LDX a
4,3
LDX a,y
4,3
DEC a
6,3
DEC a,x
7,3
INC a
6,3
INC a,x
7,3
ORA al
5,4 *
ORA al,x
5,4 *
AND al
5,4 *
AND al,x
5,4 *
EOR al
5,4 *
EOR al,x
5,4 *
ADC al
5,4 *
ADC al,x
5,4 *
STA al
5,4 *
STA al,x
5,4 *
LDA al
5,4 *
LDA al,x
5,4 *
CMP al
5,4 *
CMP al,x
5,4 *
SBC al
5,4 *
SBC al,x
5,4 *
0
1
1
2
2
3
3
4
4
5
5
6
6
7
7
8
8
9
9
A
A
B
B
C
C
D
D
E
E
F
F
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
* =
Old instruction with new addressing modes
!
=
New Instruction