- 您現在的位置：買賣IC網 > PDF目錄293778 > 28230-13 (CONEXANT SYSTEMS) ATM SEGMENTATION AND REASSEMBLY DEVICE, PQFP208 PDF資料下載
參數資料
| 型號： | 28230-13 |
| 廠商： | CONEXANT SYSTEMS |
| 元件分類： | 數字傳輸電路 |
| 英文描述： | ATM SEGMENTATION AND REASSEMBLY DEVICE, PQFP208 |
| 封裝： | PLASTIC, MQFP-208 |
| 文件頁數： | 190/237頁 |
| 文件大小： | 3214K |
| 代理商： | 28230-13 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁當前第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁
43
3.0 Functional Description
3.3 Local Processor Interface
Bt8230
ATM Segmentation and Reassembly Controller—SAR
N8230DS1F
are that the PBSEL[1,0] inputs may be driven by lower order address lines, and
there will be less than 17 address lines to buffer. Therefore, in most applications,
the data transceivers may utilize two by_16 parts, such as a 74ABT16245, and the
address buffer may utilize a single by_16 74ABT16244.
NOTE:
The i960CA/CF signals a failure of its internal self-test upon reset or
power-up by asserting its FAIL* output. This line is connected to the
PFAIL* pin of the Bt8230, and the status of this pin is reflected in the Host
Interrupt Status Register [HOST_ISTAT0; 0xC0].
3.3.4 i80960Jx Operating Mode
The major difference between the i80960Jx and the i80960CA processors is that
the Jx uses a multiplexed address/data bus structure while the CA/CF is non-mul-
tiplexed. However, in the Bt8230 system, the demultiplexing of addresses/data
takes place on the processor side of the address buffers and, therefore, does not
affect the Bt8230. Otherwise, the Jx has the same bus control signals as the
CA/CF with the exception of the WAIT* signal, which the Jx does not possess.
The insertion of wait states, if required, must be accomplished by an external
memory controller which, in any case, is required for a Jx implementation.
3.3.5 Stand-alone Operation
When the local processor is not used, the Bt8230 is said to be in Stand-alone
mode. Stand-alone interface pins and descriptions are given in Table 3-3.
Figure 3-16 shows the signal interface between the Bt8230 and the Bt8222 ATM
receiver/transmitter device with no local processor. The PCS*, PAS*, and PWNR
pins are now outputs providing chip select, address strobe, and write/read control
to the Bt8222. PDAEN* is now an input connected to the interrupt sources of the
Bt8222. PBLAST* is a second chip select which may be used to connect the
Bt8370 T1/E1 framer Line Interface Unit (LIU) since the Bt8222 does not con-
tain the LIU function. The PRDY* output is active and indicates the cycles in
which the data transaction occurs. The PWAIT* input is active and may be used to
prolong the cycle as shown in Figure 3-17. Physical interface devices other than
the Bt8222 may be connected by using PWAIT* to extend the read or write cycle
and by using external logic to translate the Bt8230 control signals.
Table 3-3. Stand-Alone Interface Pins (1 of 2)
Signal
Dir1
Description
PROCMODE
I
Processor interface mode select. A logic 1 enables stand-alone operation without a local processor.
PCS*
O
Chip select output for PHY device number 1. Synchronous to SYSCLK. See Figure 3-16.
PBLAST*
O
Chip select output for PHY device number 2. Synchronous to SYSCLK. See Figure 3-16.
PAS*
O
PHY address strobe. Synchronous to SYSCLK.
PWNR
O
PHY write/read select. A logic one on this output indicates a write cycle, a logic zero indicates a read
cycle. Synchronous to SYSCLK.
PRDY*
O
PHY interface ready signal. A logic low on this signal at rising edge of SYSCLK indicates that the
data cycle has been completed
相關PDF資料 |
PDF描述 |
|---|---|
| 28L0138-40R | 1 FUNCTIONS, FERRITE BEAD |
| 28L0138-70R | 1 FUNCTIONS, FERRITE BEAD |
| 28Z551 | TELECOM FILTER |
| 28Z550 | TELECOM FILTER |
| 29103BRA | 16K X 1 STANDARD SRAM, 85 ns, CDIP20 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| 28230-18-01 | 功能描述:CORD 18AWG NEMA5-15P TO CABLE 制造商:orion fans 系列:- 零件狀態:在售 樣式:公頭插針（刀片）到引線 第一連接器:NEMA 5-15P 第二連接器:線纜 導體數:3 電線類型:SVT 線規:18 AWG 屏蔽:無屏蔽 長度:1.67'（508.0mm） 認證標記:已注冊 ASTA、BSI Kitemark、CEBEC、CSA、DEMKO、ESTI、FIMKO、IMQ、KEMA、NF、NEMKO、OVE、SEMKO、SAA、T、UL、VDE 認證國家/地區:澳大利亞，加拿大，歐洲，芬蘭，日本，荷蘭，新西蘭，挪威，瑞典，英國，美國 顏色:黑色 額定電壓:125VAC 額定電流:10A 工作溫度:60°C 特性:- 標準包裝:1 |
| 282-302 | 制造商:WAGO Innovative Connections 功能描述:END PLATE, RAIL MOUNTED TERMINAL BLOCK; Series:-; Accessory Type:End Plate; For Use With:Rail Mounted Terminal Blocks ;RoHS Compliant: Yes |
| 282302-000 | 功能描述:CABLE 1 COND 12AWG SHIELDED RoHS:是 類別:線纜，導線 >> 單芯導線 系列:- 產品培訓模塊:Basics of Wire and Cable 產品目錄繪圖:Stranded Hook Up Wire 標準包裝:1 系列:3070 纜線類型:電子線 線規:24 AWG 線束:7/32 長度:100' (30.5m) 套管類型:聚氯乙烯（PVC） 套管直徑:0.088"（2.24mm） 套管（絕緣體）厚度:0.032"（0.81mm） 電壓:600V 工作溫度:-20°C ~ 105°C 顏色:藍 特點:UL 1015 型 線芯:1 其它名稱:3070 BK005 BLUEA3070L-100 |
| 282304-2 | 制造商:TE Connectivity 功能描述:AMP MODU II RCPT HSG - Bag |
| 28230-439-C | 制造商:Schroff/Pentair Electronic Packaging 功能描述: |
發布緊急采購，3分鐘左右您將得到回復。