- 您現在的位置：買賣IC網 > PDF目錄363882 > W39V040AQ (WINBOND ELECTRONICS CORP) 512K 】 8 CMOS FLASH MEMORY WITH LPC INTERFACE PDF資料下載
參數資料
| 型號： | W39V040AQ |
| 廠商： | WINBOND ELECTRONICS CORP |
| 元件分類： | PROM |
| 英文描述： | 512K 】 8 CMOS FLASH MEMORY WITH LPC INTERFACE |
| 中文描述： | 512K X 8 FLASH 3.3V PROM, 11 ns, PDSO32 |
| 封裝： | 8 X 14 MM, STSOP-32 |
| 文件頁數： | 23/34頁 |
| 文件大?。?/td> | 384K |
| 代理商： | W39V040AQ |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁
W39V040A
Publication Release Date: December 19, 2002
- 23 -
Revision A2
11. TIMING WAVEFORMS FOR LPC INTERFACE MODE
Read Cycle Timing Diagram
T
CYC
LAD[3:0]
Start
Memory
Cycle
Load Address in 8 Clocks
CLK
1 Clock
1 Clock
TAR
Next Start
1 Clock
2 Clocks
1 Clock
010Xb
0000b
A[15:12]
Address
Sync
TAR
1111b
Tri-State
0000b
T
KQ
T
HD
T
SU
A[11:8]
A[7:4]
A[3:0]
Data out 2 Clocks
D[7:4]
Data
D[3:0]
0000b
A[19:16]
A[31:28]
A[23:20]
A[27:24]
#LFRAM
#RESET
Write Cycle Timing Diagram
TCYC
LAD[3:0]
Start
Memory
Load Address in 8 Clocks
CLK
1 Clock
1 Clock
TAR
Next Start
1 Clock
2 Clocks
1 Clock
011Xb
0000b
A[15:12]
Load Data in 2 Clocks
D[7:4]
Address
Sync
TAR
Data
1111b
Tri-State
0000b
THD
TSU
A[11:8]
A[7:4]
A[3:0]
D[3:0]
0000b
A[19:16]
A[31:28]
A[23:20]
A[27:24]
#LFRAM
#RESET
相關PDF資料 |
PDF描述 |
|---|---|
| W39V040BQ | W39V040B |
| W39V040BQZ | W39V040B |
| W39V040B | W39V040B |
| W39V040BP | W39V040B |
| W39V040BPZ | W39V040B |
相關代理商/技術參數 |
參數描述 |
|---|---|
| W39V040B | 制造商:WINBOND 制造商全稱:Winbond 功能描述:W39V040B |
| W39V040B_07 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:512K × 8 CMOS FLASH MEMORY WITH LPC INTERFACE |
| W39V040BP | 制造商:WINBOND 制造商全稱:Winbond 功能描述:W39V040B |
| W39V040BPZ | 制造商:WINBOND 制造商全稱:Winbond 功能描述:W39V040B |
| W39V040BQ | 制造商:WINBOND 制造商全稱:Winbond 功能描述:W39V040B |
發布緊急采購，3分鐘左右您將得到回復。