- 您現在的位置：買賣IC網 > PDF目錄363903 > W83877AF (WINBOND ELECTRONICS CORP) Multi-Function I/O Port Controller(多功能輸入／輸出口控制器) PDF資料下載
參數資料
| 型號： | W83877AF |
| 廠商： | WINBOND ELECTRONICS CORP |
| 元件分類： | 外設及接口 |
| 英文描述： | Multi-Function I/O Port Controller(多功能輸入／輸出口控制器) |
| 中文描述： | MULTIFUNCTION PERIPHERAL, PQFP100 |
| 封裝： | QFP-100 |
| 文件頁數： | 140/171頁 |
| 文件大小： | 1634K |
| 代理商： | W83877AF |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁當前第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁
W83877AF
Publication Release Date: Dec. 1996
Preliminary Version 0.52
- 138 -
Bit 4 :APEDCRC - Append CRC to receiver when a frame is end.
= 0 No append hardware CRC value as data in FIR/MIR mode
= 1 Append hardware CRC value as data in FIR/MIR mode
Bit 3 :ENBNKSEL - Bank select enable
= 0 Disable UART B bank selection
= 1 Enable UART B bank selection
Bit 2 :CLKINSEL - Clock input selection
= 0 The clock on pin XTAL1/XTAL2 is 24 MHz
= 1 The clock on pin XTAL1/XTAL2 is 48 MHz
Bit 1:EMULFUN - Emulate internal defined function
= 0 Disable emulation mode
= 1 Enable emulation mode
Bit 0: Reserved.
8.2.37 Configuration Registers (CR2D)
When the device is in Extended Function mode and EFIR is 2D
16
, the CR2D register can be accessed
through EFDR. This register default value is 00
16
. The bit definitions are as follows:
1
2
3
4
5
6
7
0
DRTA0
DRTA1
DIS_PRECOMP0
DRTB0
DRTB1
DIS_PRECOMP1
Reserved
Reserved
This register controls the data rate selection for FDC. It also controls if pre-compensation is enabled.
DRTA1, DRTA0 (bit 1 - bit 0):
These two bits combining with data rate selection bits in Data Rate Register select the operational
data rate for FDD A as follows:
相關PDF資料 |
PDF描述 |
|---|---|
| W83877ATD | enhanced version from Winbonds most popular I/O chip W83877F |
| W83877ATF | enhanced version from Winbonds most popular I/O chip W83877F |
| W83877 | WINBOND I/O |
| W83877F | WINBOND I/O |
| W83877TD | I/O chip disk drive adapter |
相關代理商/技術參數 |
參數描述 |
|---|---|
| W83877ATD | 制造商:WINBOND 制造商全稱:Winbond 功能描述:enhanced version from Winbonds most popular I/O chip W83877F |
| W83877ATF | 制造商:WINBOND 制造商全稱:Winbond 功能描述:enhanced version from Winbonds most popular I/O chip W83877F |
| W83877F | 制造商:WINBOND 制造商全稱:Winbond 功能描述:WINBOND I/O |
| W83877TD | 制造商:WINBOND 制造商全稱:Winbond 功能描述:WINBOND I/O |
| W83877TF | 制造商:WINBOND 制造商全稱:Winbond 功能描述:WINBOND I/O |
發布緊急采購，3分鐘左右您將得到回復。