- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄363903 > W83877AF (WINBOND ELECTRONICS CORP) Multi-Function I/O Port Controller(多功能輸入／輸出口控制器) PDF資料下載
參數(shù)資料
| 型號： | W83877AF |
| 廠商： | WINBOND ELECTRONICS CORP |
| 元件分類： | 外設及接口 |
| 英文描述： | Multi-Function I/O Port Controller(多功能輸入／輸出口控制器) |
| 中文描述： | MULTIFUNCTION PERIPHERAL, PQFP100 |
| 封裝： | QFP-100 |
| 文件頁數(shù)： | 67/171頁 |
| 文件大小： | 1634K |
| 代理商： | W83877AF |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁當前第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁
W83877AF
Publication Release Date: Sep. 1996
Preliminary Version 0.50
- 65 -
Bit 3:
ALOOP - All mode Loopback
Write to 1, then enable loopback in all modes.
Bit 2:
DMATHL - DMA Threshold Level
Set DMA threshold level as shown below table.
DMATHL
TX FIFO Threshold
16-Byte
13
RX FIFO Threshold
(16/32-Byte)
4
32-Byte
13
0
1
23
7
10
Bit 1:
DMA_F - DMA Fairness
DMA_F
Function Description
0
1
DMA request (DREQ) is forced inactive after 10.5us
No effect DMA request.
Bit 0:
ADV_SL - Advanced mode Select
Write to 1, then advanced mode is selected.
4.3.4.3 Reg3 - Sets Select Register (SSR)
Read this register that returns E0
16
. Write it to select other register Set.
Reg.
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
SSR
SSR7
SSR6
SSR5
SSR4
SSR3
SSR2
SRR1
SRR0
default Value
1
1
1
0
0
0
0
0
4.3.4.4 Reg4 - Advanced UART Control Register 2 (ADCR2)
Mode
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Advanced
UART
DIS_BAC
K
-
PR_DIV1 PR_DIV0 RX_FSZ1 RX_FSZ0 TX_FSZ1
TXFSZ0
Reset Value
0
0
0
0
0
0
0
0
Bit 7:
DIS_BACK - Disable Backward Operation
Write to 1, read
or
write BLL or BHL (Baud rate Divisor Latch Register, in Set1.Reg0~1)
will is disable backward legacy UART mode. When use legacy SIR/ASK-IR mode, this bit
should be set to 1 to avoid backward operation.
Reserved,
write 0.
Bit 6:
相關PDF資料 |
PDF描述 |
|---|---|
| W83877ATD | enhanced version from Winbonds most popular I/O chip W83877F |
| W83877ATF | enhanced version from Winbonds most popular I/O chip W83877F |
| W83877 | WINBOND I/O |
| W83877F | WINBOND I/O |
| W83877TD | I/O chip disk drive adapter |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| W83877ATD | 制造商:WINBOND 制造商全稱:Winbond 功能描述:enhanced version from Winbonds most popular I/O chip W83877F |
| W83877ATF | 制造商:WINBOND 制造商全稱:Winbond 功能描述:enhanced version from Winbonds most popular I/O chip W83877F |
| W83877F | 制造商:WINBOND 制造商全稱:Winbond 功能描述:WINBOND I/O |
| W83877TD | 制造商:WINBOND 制造商全稱:Winbond 功能描述:WINBOND I/O |
| W83877TF | 制造商:WINBOND 制造商全稱:Winbond 功能描述:WINBOND I/O |
發(fā)布緊急采購，3分鐘左右您將得到回復。