- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄363904 > W90221F (WINBOND ELECTRONICS CORP) PA-RISC Embedded Micro-Controller(惠普PA-RISC結(jié)構(gòu)的32位嵌入式微控制器) PDF資料下載
參數(shù)資料
| 型號(hào)： | W90221F |
| 廠商： | WINBOND ELECTRONICS CORP |
| 英文描述： | PA-RISC Embedded Micro-Controller(惠普PA-RISC結(jié)構(gòu)的32位嵌入式微控制器) |
| 中文描述： | PA - RISC的嵌入式微控制器（惠普的PA - RISC結(jié)構(gòu)的32位嵌入式微控制器） |
| 文件頁數(shù)： | 20/174頁 |
| 文件大小： | 2102K |
| 代理商： | W90221F |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當(dāng)前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁
=
The above information is the exclusive intellectual property of Winbond Electronics and shall not be disclosed, distributed or reproduced without permission from Winbond.
20
Versi on 0. 4, March/2000
Features :
supports up to 2 banks of EDO-DRAM (SIMM) or SDRAM (DIMM or ON BOARD)
32-bit data interface
CAS#-befor-RAS# refresh cycles for DRAM module
programmable RAS#/CAS# timing for DRAM access
programmable address setup time for DRAM access.
only supports a burst length of one and burst type of sequential.
programmable CAS# latency access time.
provide 1M, 2M, 4M, 8M, 16M DRAM with page size 256 bytes, 512 bytes, 1K bytes,
2K bytes, 4K bytes configuration.
Related Pins :
- CS0L#/RAS0#, CS1L#/RAS1#_ (out) :
During EDO mode, these signals are served as RAS0#, RAS1# that used to latch the row address on
the
MA[0:11] lines into the DRAM. Each signal is used to select one DRAM bank.
During SDRAM mode, these signals are served as CS0L#, CS1L# that indicates the
command decoder
is enable or disable.
- CS0H#, CS1H# (out) :
Same as above CS0L#/CS1L#, when using on board SDRAM, it has been reserved and no effect on
access, when using external DIMM module, these signals indicates current access on
the high 32 bits
of 64-bit DIMM.
- RAS#, CAS# (out) :
This signals along with WE# and CS# define the command is being entered when using SDRAM
configuration.
- WE# (out) :
This signals asserted indicates a write cycle to DRAM.
- CAS[0:3]#/DQMB[0:3] (out) :
EDO mode: these signals are served as CAS# function and used to latch the column address on the
Command/Address
Decode
DRAM
registers
DRAM state
machine
486 CPU bus
Refresh counter
Data Buffer
Control
MA Generator
CS0L#, CS0H#, CS1L#, CS1H#, RAS#,
CAS#, WE#, CKE, MCLK, DQMB[0:3]
BA[1:0], MA[11:0]
MD[0:31]]
14.318 Mhz
Fig 5.4-1 MEMC Block Diagram
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| W91030B | Low Power CMOS IC For Caller indentification(用于通信中呼叫確認(rèn)的低功耗CMOS集成電路芯片) |
| W91030 | Low Power CMOS IC For Caller indentification(用于通信中呼叫確認(rèn)的低功耗CMOS集成電路芯片) |
| W91031 | LOW POWER CMOS INTERGRATED CIRCUIT |
| W91031S | Calling Line Identifier |
| W91080 | Tone/Pulse Dialer With Handfree And Keytone Fuctions And One Number Memory(具有一個(gè)數(shù)碼存儲(chǔ)器免提和主鍵音功能的音頻/脈沖撥號(hào)器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| W902E31 | 制造商:Omron Corporation 功能描述: |
| W903B-28C | 制造商: 功能描述: 制造商:undefined 功能描述: |
| W903B48D | 制造商: 功能描述: 制造商:undefined 功能描述: |
| W905 | 制造商:LUMINIS 制造商全稱:LUMINIS 功能描述:Post top mount |
| W9050B016 | 制造商:Pulse Electronics Corporation 功能描述:1.13OD 1.6'' I-Pex to I-Pex Cable Assembly |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。